对于新手来说，掌握EMI/EMC并不是件容易的事。最近看到一些电源朋友对于EMI/EMC方面的问题有一些困扰，本文就将针对在电源电路设计中容易出现的常见问题进行汇总，并分享给朋友们。
EMI的问题和信号完整性的问题是相互关联的，如何在定义标准的过程中平衡两者?
答：信号完整性和EMC还处于草案中不便于公开，至于信号完整性和EMI两者如何平衡，这不是测试规范的事，如果要达到二者平衡，最好是降低通信速度，但大家都不认可。
PCB设计中如何尽可能的达到EMC要求，又不致造成太大的成本压力?
答：PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。
2、注意高频器件摆放的位置，不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射。
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。
6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。
7、电源层比地层内缩20H，H为电源层与地层之间的距离。
PCB设计中当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在?
答：将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉， 模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。
在高速PCB设计时，设计者应该从哪些方面去考虑EMC、EMI的规则呢?
答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面，前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz)，所以不能只注意高频而忽略低频的部分。一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置， PCB迭层的安排， 重要联机的走法， 器件的选择等， 如果这些没有事前有较佳的安排， 事后解决则会事倍功半， 增加成本，例如时钟产生器的位置尽量不要靠近对外的连接器， 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射， 器件所推的信号之斜率(slew rate)尽量小以减低高频成分， 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声；另外， 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射，还可以用分割地层的方式以控制高频噪声的范围，最后， 适当的选择PCB与外壳的接地点(chassis ground)。
PCB设计时，怎样通过安排迭层来减少EMI问题?
答：首先，EMI要从系统考虑，单凭PCB无法解决问题。层叠对EMI来讲，主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰；另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。
PCB设计时，为何要铺铜?
答：一般铺铜有几个方面原因：
1、EMC对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。
2、PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。
3、信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。
当然还有散热、特殊器件安装要求铺铜等等原因。
