全球领先的硅产品知识产权(SIP)平台解决方案和数字信号处理器(DSP)内核授权厂商CEVA公司发布一系列先进处理器和多内核技术，进一步提升用于包括无线终端、室外小型基站(small cell)、接入点、城区(Metro)和宏基站等高性能无线应用的CEVA-XC DSP架构框架。新提升特性包括：全面的多内核特性、高吞吐量矢量浮点处理和一整套提供高功率效率硬件-软件区分的协处理器引擎。CEVA与领先的OEM厂商、无线半导体厂商和IP合作伙伴密切合作，一起定义和优化这些技术。
市场分析机构The Linley Group高级分析师J. Scott Gardner评论道：“除了在无线基带设计中提升性能并降低成本和功耗外， CEVA-XC架构新的提升为SoC设计人员提供了在多内核设计中开发和优化高速数据流的全面环境。而且，使用ARM最新的互连和一致性协议，以及先进的自动数据通信管理器和动态调度(dynamic scheduling)软件框架，使得CEVA成为现今唯一能够支持如此广泛基于DSP的多内核SoC的DSP授权许可厂商。结合矢量浮点支持和广泛的协处理器引擎，CEVA-XC架构框架含括了用于广泛的用户设备和基础设施应用的所有基本DSP平台组件。”
MUST——先进多内核系统技术
CEVA的MUST是基于高速缓存的多内核系统技术，带有先进的高速缓存一致性、资源共享和数据管理支持。最初用于CEVA-XC，MUST支持在对称的多处理或非对称的多处理系统架构中集成多个CEVA-XC DSP内核，以及广泛的多内核DSP处理专用技术。这些技术包括：
●使用共享任务库的动态调度
●通过软件定义的基于硬件事件调度
●任务和数据驱动共享资源管理
●带有完全高速缓存一致性的先进存储器层次结构支持
●无软件干涉的先进自动控制数据通信管理，以及
●基于任务评价(task-awareness)的专用优先区分方案
为了推动包含ARM处理器和多个CEVA DSP的先进多内核SoC的开发，CEVA已经增加了用于ARM AXI4互连协议和AMBA 4 ACE高速缓存一致性扩展的广泛CEVA-XC架构框架支持。这显著简化了SoC设计的软件开发和调试过程，同时减小软件高速缓存管理开支以及处理器周期和外部存储器带宽。这样的好处是在SoC中的处理器之间形成更紧密的集成，从而提升整个系统的能效和性能。
