用芯创造未来
这次有幸调试了国半公司一款双通道，8位，1.5G(单通道最高3G)采样率的超高速ADC，芯片型号ADC08D1500。与普通高速芯片不同的是这款芯片的输出拥有DDR模式。结构框图如下
两个1:2DEMUX分别用于I、Q两路。按采样时钟2分频的速率，每个通道分2路按Dx、DxD输出，共4路输出。SDR模式和DDR模式唯一的区别在于上图的Output Clock Generator模块，SDR工作在时钟单边沿采样输出模式，DDR则是时钟双边采样输出模式。因此，DDR的输出时钟是采样时钟的4分频，这个时钟在FPGA内部可使用IDDR逻辑资源匹配接收。SDR和DDR模式的时序图如下
至于该芯片的配置，模拟输入的处理以及其他走线相关注意，这在datasheet里都有相当详细的描述，这里就不多说了。我主要想总结下调试这种AD的几点经验。这些经验对高速，高精度AD的调试一样适用。
一个项目中，尤其是涉及到信号处理的项目，AD的调试都是一个关键环节。如何对AD进行测试，如何确定AD调试完成，在FPGA中如何对不同输出模式的数据进行处理等。这一些系列的问题不光是写写代码这么简单，更重要的是要会分析数据。硬件设计上还要充分考虑到AD内外时钟的设计，以及LVPECL、LVDS等差分线耦合方式的设计等。这其中任何一项内容都可以拿来大书特书。我想这也是为什么在研究生电子设计中，专家最关心的是AD部分。针对这款AD芯片在调试过程中遇到的问题，总结下我的解决方法，以及数据分析时用到的一些方法。
