一种基于DMA的高速数据闪存阵列的设计方案

2013-12-17 15:49 来源:电源网 作者:和静

1.引言

NAND FLASH由于其存储的容量大,小体积,同时读写速度快,外围电路简单而成为现在存储应用中的主流产品。但NAND FLASH的写操作比较特殊,在存储数据时要先写入存储命令和存储地址,编程时不能对其执行任何操作。传统的由单片机作为核心的采集采用查询的方式对NAND FLASH进行编程,不仅操作复杂,而且减慢了存储速度。

为此设计了一种基于DMA传输方式的高速存储阵列。采用DMA方式实现了对命令和地址的传输,并实现流水线存储过程,加快了存储速度。而且系统以FPGA为平台,集成度高,具有灵活的总线宽度,拓宽了存储阵列的应用环境。

2.系统结构

数据存储系统结构如图1所示,包括以下3个部分:

1

(1)FPGA,数据存储系统的核心,集成度高,功耗低,内部嵌有总线结构灵活,并行处理能力强的软处理器核MICROBLAZE,并有用户自定义的IP核,可以实现对闪存阵列的控制和数据的正确存储,而且可以将阵列中存储的数据上传到电脑,进行数据的后期处理。

(2)存储阵列:系统采用4×4阵列形式,由SAMSUNG公司的K9NBG08U5A搭建而成。构建闪存阵列时,所有FLASH使用相同的控制信号;同一列的FLASH的片选信号相同,但数据通道不同;同一行的FLASH的片选信号不同,而数据通道相同。

(3)USB接口:上位机和存储系统的交互通过USB接口进行,上位机将命令和配置信息通过USB接口传入FPGA,使FPGA内部的 MICROBLAZE执行相应的操作。数据回读时通过USB接口将数据传回上位机。本设计采用FTDI公司的FT245R作为上位机与FPGA通信的USB接口芯片。使用FTDI公司提供的D2XX驱动程序,最快的传输速率高达1MBps。

3.DMA设计实现

DMA的作用是控制闪存阵列的操作,达到数据的快速存储。其设计主要包括两部分:DMA方式写命令和地址,流水线操作流程的实现。DMA方式写命令 和地址是用硬件的方法将闪存阵列编程需要的命令码和地址按时序释放到数据总线,节约了单片机查询时所浪费的时间;流水线操作流程是DMA对闪存阵列编程阶 段等待的时间的利用,提高了存储速度。

3.1 DMA方式写命令和地址

对FLASH进行存储操作时应先向FLASH写入编程开始命令,然后是五个周期的有效块存储地址和2K字节数据,最后写入结束编程命令。用DMA方式传送命令和地址花费的时间低于单片机查询的方式,提高了存储速度。由于系统闪存阵列规模小,可以选用全相关的无效块管理方法,其控制简单、算法容易实现。无效块的信息事先缓存于地址FIFO,待数据存储时,由DMA读取。此外每片NAND FLASH的编程命令码相同,所以对每一列闪存操作时,每个FLASH IO口上的数据是相同的。DMA方式写命令和地址如图2所示,相同的地址和命令先并置在一起,然后通过DMA方式发送到数据总线,最后在每个FLASH的I/O口将分配。

2

图2中的八选一电路的作用是按flash的操作时序将包括存储数据,命令,地址放到FLASH的IO总线上,通道的选择由DMA控制。与此同时,相应的控制信号ALE、CLE、WE等变为有效电平,实现命令、数据、地址的写入。

这个部分时序仿真如图3所示。信号线一是频率为50MHz的时钟信号;信号线二是FLASH写信号;信号线三是ALE信号线,当它为高电平时,写入FLASH的地址将锁存到地址寄存器;信号线四是CLE信号,当它为高电平时,写入FLASH的命令将锁存到命令寄存器;剩下的信号是读数据FIFO的信号。

3

3.2 DMA实现流水线操作流程

K9NBG08U5A对有效数据的存储操作包括加载阶段和编程阶段,编程阶段期间,FPGA不能对FLASH进行操作,因此对于单片FLASH存储器而言,编程阶段的时间被浪费,不利于达到快速存储。为此可采用时分多路复用的方法对数据进行存储,具体实现方式就是首先对第一列的 Nandflash加载数据,数据加载完后,第一列Nandflash随后就将进入自动编程状态,立即再加载第二列FLASH。如此循环进行数据加载,直到最后一片加载完成后,再回到第一片。这样就充分利用了编程阶段的时间,使存储速度得到提升,此过程也称流水线操作。

为了实现流水线的存储方式,本文也用DMA控制器实现了对FLASH的片选。如图4所示,图中flash_ce_s代表每列flash的片选信号,其中低电平代表对flash加载有效,从图中可以看出DMA控制器对flash依次加载,实现了流水线的操作流程。

4

4.系统验证

本设计在用户逻辑里设计一个计数时钟为16MHZ的计数器,计数时钟每来一次,就将数据分别缓存于四个FIFO并将数据通过DMA的方式存入闪存阵列系统中。通过上位机将数据回读,如图5所示。

5

从图中可以看出连续的4个字节的数据都是相同的,它们分别来自4个缓存FIFO的同一个次计数的数据。同时,数据每4个字节是按一递增,即没有出现数据丢失的现象。由此可知系统的DMA控制器可以实现闪存阵列对数据的快速,正确存储。

5.结论

本文在测控系统中海量数据的快速存储的基础上提出了一种基于DMA的数据存储阵列系统的设计方案。它是以FPGA为平台构建的SOPC系统,内含软核处理器Microblaze和包含DMA控制器的用户自定义IP,通过实验验证了本方案所设计的DMA控制器实现了对闪存阵列的编程命令、地址的传输,以及存储阵列的流水线编程,提高了传统的由CPLD与单片机组成的存储测试系统的速度。

NAND Flash 闪存 DMA

相关阅读

暂无数据

一周热门

赫连