很多人知道28nm制程比40纳米先进，耗电更低、发热更少、集成的晶体管更多。更进一步，不少人还知道HKMG(high-k绝缘层+金属栅极)是实现更先进制程的必备技术。但了解HKMG的两种工艺——前栅极/后栅极的人就很少了吧。HKMG的这两种工艺对芯片性能/功耗的影响，同样十分巨大。
为了让大家对芯片制造工艺好坏有一个全面认识，先普及下几个重要的概念。
线宽
28nm和40nm指的是芯片上晶体管和晶体管之间导线连线的宽度。半导体业界习惯用线宽这个工艺尺寸来代表硅芯片生产工艺的水平。线宽越小，晶体管也越小，让晶体管工作需要的电压和电流就越低，晶体管开关的速度也就越快，这样新工艺的晶体管就可以工作在更高的频率下，随之而来的就是芯片性能的提升。简而言之就是，线宽越小，芯片更省电的同时，性能还会提高。
晶体管栅极
我们通过所说的芯片上的晶体管，是指金属氧化物半导体场效应管(简称：金氧半场效晶体管，MOSFET)，有栅极(gate)、漏极(drain)、源极(source)三个端。
其中缩小栅极面积让晶体管尺寸变小，是工艺进化的关键。HKMG指的就是金属栅极/高介电常数绝缘层(High-k)栅结构，相对于传统的poly/SiON多晶硅氮氧化硅，下面的图表可以直观地展示它们的不同。
阻碍传统的poly/SiON栅极面积做小的原因，是下方的氧化物绝缘层(主要材料是二氧化硅，不过有些新的高级制程已经可以使用如氮氧化硅silicon oxynitride, SiON做为氧化层之用)的厚度是不能无限缩小的。栅极氧化层随着晶体管尺寸变小而越来越薄，目前主流的半导体制程中，甚至已经做出厚度仅有1.2纳米的栅极氧化层，大约等于5个原子叠在一起的厚度而已。在这种尺度下，所有的物理现象都在量子力学所规范的世界内，例如电子的穿隧效应。因为穿隧效应，有些电子有机会越过氧化层所形成的位能障壁(potential barrier)而产生漏电流，这也是今日集成电路芯片功耗的来源之一。为了解决这个问题，有一些介电常数比二氧化硅更高的物质被用在栅极氧化层中。
