1.2软件设计
从软件设计的角度可以将FPGA多重配置主要分为两个部分。第一部分是用户自己开发的程序，这一部分包括用户要在FPGA上边实现的功能，同时也包括为重载模块提供时钟信号，以及触发信号，本文触发信号是通过用户程序编写串口通信协议栈来接收PC端传输的数字作为触发信号。第二部分是FPGA重载配置模块。FPGA多重配置首先要调用ICAP核，当满足触发条件后，采用状态机编码的方式对ICAP核进行赋值配置。FPGA多重配置的软件结构图如图2所示。
FPGA多重配置的软件结构图如图2所示。
重载模块首先要调用ICAP核。ICAP原语在Xilinx的编译软件ISE中调用，调用路径为Edit→LanguageTemplates，VHDL/Verilog→Device Primitive Instantia-tion→Virtex5FPGA→Config/BSCAN Components→In-ternal Config Access Por(t ICAP_VIRTEX5)。
ICAP_VIRTEX5调用接口如下：
ICAP核支持X8，X16，X32三种数据带宽模式。在整个FPGA重配置的过程中并没有用到ICAP核的输出，因此在重载模块的状态机控制程序中不关注BUSY，O信号的值，可以不对它们赋值。用户程序在使用接口时只需对CE，CLK，I，WRITE4个信号不断赋值来发送命令。
在调用了ICAP核接口之后，通过Verilog编码的方式实现状态机。通过状态机发送IPROG指令给ICAP核，ICAP核在接收到这些指令后会根据指定的地址自动加载配置文件。
IPROG指令的作用是对FPGA芯片进行复位操作，该复位操作对FPGA内部的应用程序进行复位，复位过程中除专用配置管脚和JTAG管脚，其他输入/输出管脚均为高阻态。完成复位操作后，将默认的加载地址用热启动地址寄存器(Warm Boot Start Address，WB-STAR)中的新地址替换。
