测试平台的建立
(1)DUT模型的建立
①164245模型：在Modelsim工具下用Verilog HDL语言，建立164245模型。164245是一个双8位双向电平转换器，有4个输入控制端：1DIR，1OE，2DIR，2OE;4组8位双向端口：1A，1B，2A，2B.端口列表如下：
input DIR_1，DIR_2，OE_1，OE_2;
inout [0：7] a_1，a_2，b_1，b_2;
reg [0：7] bfa1，bfb1，bfa2，bfb2;//缓冲区
②缓冲器模型：建立一个8位缓冲器模型，用来做Test bench与164245之间的数据缓冲，通过在Testbench总调用缓冲器模块，解决Test bench与164245模型之间的数据输入问题。
(2)Test bench的建立
依据器件功能，建立Test bench平台，用来输入仿真向量。
Test bench中变量定义：
reg dir1，dir2，oe1，oe2;//输入控制端
reg[0：7] a1，a2，b1，b2;//数据端
reg[0：7] A1_out[0：7];//存储器，用来存储数据
reg[0：7] A2_out[0：7];
reg[0：7] B1_out[0：7];
reg[0：7] B2_out[0：7];
通过Test bench提供测试激励，经过缓冲区接口送入DUT，观察DUT输出响应，如果满足器件功能要求，则存储数据，经过处理按照ATE图形文件格式产生*.MDC文件；若输出响应有误，则返回Test bench和DUT模型进行修正。其原理框图可表示如图6所示。
图6 Test bench验证平台框图
